Kĩ sư MIT phát triển phương pháp xếp lớp chip cải tiến đáng kể mật độ bán dẫn

[Cao Tùng]

Các kỹ sư MIT đã phát triển một phương pháp xếp chồng các lớp điện tử tiên tiến để sản xuất chip 3D hiệu suất cao, tăng đáng kể mật độ bóng bán dẫn và nâng cao khả năng phần cứng AI. Khi việc sản xuất chất bán dẫn truyền thống đang tiến gần đến giới hạn về khả năng đóng gói bóng bán dẫn trên diện tích bề mặt, kỹ thuật mới này tập trung vào việc xây dựng nhiều lớp bóng bán dẫn, giống như biến một tòa nhà một tầng thành một tòa nhà cao tầng. Thiết...

Đọc bài gốc tại đây